domingo, 18 de abril de 2010

Intel Sandy Bridge. Introducción – ProfessionalSAT

Sandy Bridge es el nombre en clave de la próxima microarquitectura de Intel. Será el sustituto de Nehalem, que nos acompaña desde 2008, y estará fabricado en el nodo de 32 nm.

He publicado algunos datos adicionales en un artículo de LowLevelHardware: Intel Sandy Bridge versus Westmere die – LowLevelHardware. En este breve artículo solo esbozaré algunas características generales para servir de guía a otros futuros en los que entraré más a fondo en los detalles.

La microarquitectura será una importante evolución del diseño ya conocido en Bloomfield y recientemente en Gulftown (la versión hexacore de 32 nm de Nehalem). Por fín incorporará en el die la GPU integrada que será una derivativa de las actualmente integradas en los actuales Core i3 e i5 de 32 nm.

tick tockEl próximo Tock de Intel: Sandy Bridge.

Los cores de Sandy Bridge

Los motores de proceso de Sandy Bridge incorporan principalmente nuevas FPU capaces de trabajar con datos de 256 bit de precisión gracias al nuevo juego de instrucciones AVX. Igualmente contarán con un Turbo Boost mejorado e HyperThreading.

Die del quad core Sandy Bridge. Fuente: canardpc.com

Por otro lado, y como Intel acostumbra, habrá refinamientos en multitud de características como Branch Prediction, reducción de latencias cachés L1, L2 y L3…

El Uncore de Sandy Bridge

Intel ahora lo llama System Agent, pero identifica toda la superficie del die que no comprende los cores o núcleos de ejecución con sus L1 y L2 privadas.

larrabeeAlgunos datos preliminares en una Intel secret slide.

La clave reside en la implementación de un ring bus de 256 bytes ciclo para comunicación de los diferentes componentes del die.

El System Agent o Uncore de Sandy Bridge comprende lo siguiente:

  • Hasta cuatro controladoras de memoria DDR3 de 64 bit.
  • La caché L3 compartida por los cores y también por la GPU integrada.
  • El bus PCIe 3.0 con 8 GT/s (el doble del actual PCIe 2.0).
  • Para conexión con el chipset P6X (serie 6) el bus DMI de 2 GB/s junto con 4 lanes PCIe 3.0.

Los voltajes del Uncore serán muy inferiores a Nehalem 45nm (1.2 V) y a Lynnfield 45 nm (1.1 V), se barajan valores de 0.85 V lo que paralelamente implicará frecuencias limitadas.

IMG0026987_1Sandy Bridge estará fabricado con transistores de 32 nm.

Como vemos se deja de utilizar rapidísimo bus QPI de 6.4 GT/s que equipan los Core i7 y Xeon de triple channel DDR3 ya que no es necesario por haber integrado totalmente el North Bridge en el die de 32 nm.

El chip, encapsulado y TDP

Obviamente y por el uso de 4 canales de memoria de 64 bit, será necesario un número de pads elevado (superior a 2000, en concreto 2011 pads) para conectar el procesador con la placa base. Seguiremos con el habitual formato LGA.

El TDP máximo se mantendrá con gran seguridad en los 130W de los procesadores de alta gama actuales.